Intel 'Tiger Lake' mikroarhitektura ima značajku rebalansiranja predmemorije slične HEDT?



With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.

Prema ovom popisu, pod pretpostavkom da Geekbench ispravno čita platformu; 'Tiger Lake-Y' procesor ima 4-jezgreni / 8-navojni procesor s ogromnim 1.280 KB (1,25 MB) L2 cache-a po jezgri i 12 MB L3 cache-a. Intel je također povećao L1D (data) predmemoriju na veličinu od 48 KB, dok L1I (upute) cache ostaje 32 KB. To iznosi za 400% povećanje veličine L2 predmemorije i 50% povećanja veličine L3 predmemorije. Za razliku od 'Skylake-X', povećanje veličine L2 predmemorije ne dolazi sa smanjenjem zajedničke veličine L3 keša (po jezgri). Procesor 'Tiger Lake-Y' testira se na prototipskoj platformi 'Corktown' (specijalizirana matična ploča koja ima svu moguću I / O mogućnost povezivanja s platformom radi testiranja. Očekuje se da će 'Tiger Lake' debitovati neko vrijeme 2020-21 kao nasljednik 'Ledenog jezera', a gradit će se na Intelovom rafiniranom čvorištu za proizvodnju silicija od 10 nm ++. Pronađite Geekbench unos u
Izvor veze u nastavku.


Source: Geekbench Online Database