Toshiba i Western Digital Ready 3-slojni 3D NAND Flash



Toshiba and its strategic ally Western Digital are readying a high-density 128-layer 3D NAND flash memory. In Toshiba's nomenclature, the chip will be named BiCS-5. Interestingly, despite the spatial density, the chip will implement TLC (3 bits per cell), and not the newer QLC (4 bits per cell). This is probably because NAND flash makers are still spooked about the low yields of QLC chips. Regardless, the chip has a data density of 512 Gb. With 33% more capacity than 96-layer chips, the new 128-layer chips could hit commercial production in 2020-21.

Navodno BiCS-5 čip ima 4 ravninski dizajn. Umrijeta mu je podijeljena u četiri odjeljka ili ravnine kojima se svaki može neovisno pristupiti; za razliku od BiCS-4 čipova koji koriste dvostrani izgled. Ovo navodno udvostručuje performanse pisanja po jedinici kanala na 132 MB / s sa 66 MB / s. Otporno se također koristi CuA (sklop ispod niza), dizajnerska inovacija u kojoj se logički sklop nalazi u najgornjem 'sloju', s slojevima podataka koji su postavljeni iznad, što rezultira uštedom veličine 15%. Aaron Rakers, tržišni analitičar visoke tehnologije u Wellsu Fargu, procjenjuje da bi prinosi Toshibe-WD-a po ploči od 300 mm mogli biti čak 85 posto.
Source: Blocks & Files